場效應晶體管(Field-Effect Transistor)是當代計算機處理器的核心。自從上世紀60年代以來，一塊典型處理器中的晶體管的數(shù)量便以摩爾定律的速度指數(shù)增加。通過減小單個器件的尺寸，越來越多的晶體管可以被封裝到一塊芯片中，與此同時，芯片的性能也越來越好，成本越來越低。

硅基微電子工藝的持續(xù)改進驅動了過去半個多世紀以來集成電路的指數(shù)級增長。在蘋果公司2020年9月的發(fā)布會上，蘋果公司芯片架構副總裁Tim Millet已經(jīng)發(fā)布了蘋果基于5nm制程的A14仿生處理器。

然而時至今日，隨著硅基晶體管的尺寸進入了亞10納米時代，硅基微電子工藝發(fā)展面臨的技術挑戰(zhàn)和瓶頸也愈發(fā)困難。因此，為未來的處理器芯片探索新型器件幾何構型和新型溝道制造材料的需求迫在眉睫。

由于現(xiàn)在的芯片制程在納米尺度，未來如果要進一步提升芯片的密度和性能，勢必要求我們研發(fā)在埃米尺度上的晶體管。由于埃米尺度也正是單個原子半徑的經(jīng)典大小，因此，芯片的下一步發(fā)展方向將由現(xiàn)在的納米級制程進入到原子級制程，即下一代芯片將從現(xiàn)在的“納米時代”進入到“原子時代”。

對于如何在原子尺度上設計并制造芯片這一問題，學界和業(yè)界普遍認為，具有單原子厚度的二維材料將為未來芯片“原子時代”的進一步發(fā)展提供新的范式。特別是近十年以來，學術界和工業(yè)界對以石墨烯、氮化硼、過渡金屬二硫化物、黑磷等為代表的一批具有二維材料廣泛和深入的研究，為我們掌握、操控并制造原子級厚度的器件提供了扎實的數(shù)據(jù)庫和成熟的方法。

近期，來自中國湖南大學、韓國三星高等技術研究院和美國加州洛杉磯分校的研究人員以Promises and prospects of two-dimensional transistors為題在Nature發(fā)表綜述文章，該篇文章主要介紹了如下內容：
1、討論了對晶體管操作非常重要的關鍵材料參數(shù)，并將它們與二維和傳統(tǒng)三維半導體進行比較。
2、分析了過去研究人員在評估二維晶體管性能時經(jīng)常誤用的一些指標，包括載流子遷移率和半導體材料的接觸電阻。
3、討論了精確測量和正確評價二維晶體管的基本要求，并主張飽和或通態(tài)電流密度作為一個更準確的表征二維半導體性能的參數(shù)。
4、總結了推動二維晶體管極限的途徑、lab到fab過渡的關鍵技術障礙以及由此產(chǎn)生的潛在機遇。

如圖1所示，場效應晶體管是一種由源極(Source), 柵極(Gate)和漏極(Drain)構成的電子開關。介于源極和漏極之間半導體溝道電導的開關狀態(tài)可以由柵極來調控,其中柵極通過靜電作用耦合在很薄的介質層上。因此，一個典型的薄膜場效應晶體管的開關狀態(tài)可以由三終端器件中的靜電作用來調控。

圖1 場效應晶體管(Field-Effect Transistor)的發(fā)展演進
圖源：Nature 591,43(2021)(Figure.1)

從歷史上來說，芯片技術節(jié)點以其物理門的特征尺度來命名。比如，半導體產(chǎn)業(yè)界于1996年提出了超薄絕緣體場效應晶體管和鰭式場效應晶體管來實現(xiàn)亞25nm節(jié)點的芯片。這些器件結構的采用成功地將摩爾定律擴展到10納米以下的技術節(jié)點。

需要注意的是，現(xiàn)在芯片技術節(jié)點的命名已經(jīng)失去了它的歷史物理意義(物理門長度)，而僅僅作為一個“市場名稱”，指的是特定一代的芯片技術。例如,目前市場上先進的10nm節(jié)點的英特爾技術目前在生產(chǎn)的芯片特征尺寸為：一個物理門寬度為18nm，一個半門間距為27nm，鰭片寬度為7nm。

摩爾定律的發(fā)展需要產(chǎn)業(yè)界進一步降低結芯片的鰭寬度,包括有限的厚度變化、表面粗糙度和不可避免的表面懸掛鍵等這些困難的挑戰(zhàn)。對于傳統(tǒng)的三維晶體管來說，晶體管厚度的持續(xù)減小會導致載流子遷移率(μ)的大幅降低。特別是，當體厚度低于5nm時，由于厚度波動誘導的散射，遷移率理論上以芯片的鰭寬度的六次方進行衰減，這對晶體管尺寸的持續(xù)減小構成了一個臨界限制。

如圖2所示，隨著厚度的減小，傳統(tǒng)硅基體材料載流子遷移率會而急劇降低，但是以過渡金屬二硫化物為代表的二維半導體材料的載流子遷移率受厚度影響極小，基本保持穩(wěn)定。所以，二維材料不僅可以實現(xiàn)原子級厚度的溝道，還可以在極小的厚度和體積下保持優(yōu)良的電學特性。因此，二維材料是芯片進入亞5 nm技術節(jié)點時代的強力候選器件。


圖2 晶體管發(fā)展演進不同階段所采用的不同工藝技術
圖源：Nature 591,43(2021)(Figure.1)

作者認為，在二維半導體材料過去的發(fā)展中，研究人員常常誤用一些性能指標評估二維晶體管性能，如二維材料載流子遷移率和接觸電阻。同時針對這些問題，文章討論了精確測量和正確評價二維晶體管的基本要求，作者認為我們應該采用通態(tài)電流密度作為一個更直接的表征二維半導體性能的參數(shù)。


圖3 對于器件設計的優(yōu)化應重點關注的性能指標
圖源：Nature 591,43(2021)(Box.1)

盡管二維晶體管具有巨大的潛力，在基礎材料和器件研究方面也取得了巨大的進展，但是作者認為，在我們將二維晶體管從基礎研究拓展到產(chǎn)業(yè)應用的過程中仍存在許多挑戰(zhàn)：
1、如何客觀準確二維晶體管性能的關鍵技術指標；
2、仍需要探索大規(guī)模、均勻、可重復合成制備二維半導體材料的可靠方法；
3、如何使集成過程中用到的材料對半導體工藝的兼容；
4、探索二維半導體材料的“殺手級應用”，而非片面追求對傳統(tǒng)硅基材料的完全取代。


圖4 從實驗室到晶圓廠的過渡以及行業(yè)前景
圖源：Nature 591,43(2021)(Figure.4)

如上所述，二維晶體管的一個主要優(yōu)點是其原子薄的通道，可以減輕短通道效應。然而，在目前的芯片技術中，使用二維晶體管能在多大程度上提高性能仍然沒有明確的答案。考慮到硅技術的巨大投資和成熟發(fā)展，以及制造二維晶體管所需的許多非常規(guī)工藝，在可預見的未來，二維半導體不太可能完全取代硅。相反，二維晶體管的機會在于互補很難通過硅材料實現(xiàn)的性能。

二維材料一個潛在的“殺手級應用”是通過順序集成過程在同一晶圓上制造多層材料、設備或電路的單片三維集成。

在材料層面，二維晶體固有的獨立和懸浮無鍵特性使它們非常適合多層集成，而不影響每一層的電子性能和器件性能。在器件層面，基于二維的多通道場效應晶體管可以通過疊加由電介質和柵電極分隔的二維單層或垂直生長的二維半導體單層鰭式場效應晶體管來實現(xiàn)，以其優(yōu)良的門控、高驅動電流和集成密度實現(xiàn)門-全能(GAA)或垂直門-全能(VGAA)二維器件。

在電路層面，不同的二維層可以整體集成，相鄰層通過后端線(BEOL)工藝中的孔或溝槽連接，從而實現(xiàn)比傳統(tǒng)平面芯片更高的電路密度和更好的設計靈活性。

二維晶體管的另一個新興機會可能在于新興的柔性電子產(chǎn)品。目前這一領域被有機半導體所主導。然而，有機半導體的低載流子遷移率限制了驅動電流，阻礙了它們在需要高速操作的領域中的應用(例如，射頻識別或處理器)。憑借高載流子遷移率、前所未有的靈活性、低集成溫度和環(huán)境穩(wěn)定性的獨特組合，二維晶體管可以提供一整代具有柔性、可折疊的高速柔性電子產(chǎn)品。

最后，文章作者認為，盡管二維晶體管產(chǎn)業(yè)化道路依然困難重重，但在二維晶體管的晶圓尺度處理和工業(yè)嘗試上似乎沒有根本性的、物理原理上的障礙。

一項前沿技術從實驗室到生產(chǎn)車間的成功轉變需要多方的共同努力，包括：
◆化學家和材料科學家來合成和評估這些原子級薄材料，用更多的可量化的材料參數(shù)來穩(wěn)定表征其晶圓尺度上的質量；
◆物理學家發(fā)展適當?shù)钠骷Ｐ蛠砻枋霰砻嬷鲗У亩S半導體中的載流子注入和輸運;電氣工程師評估和驗證設備的更有意義的性能指標、設計和實施集成戰(zhàn)略與當前硅電子；
◆所有利益相關者，包括學術研究人員，材料供應商，半導體公司或財團。一旦合成、制造、集成和特性完全標準化并在晶圓規(guī)模上進行，高產(chǎn)量分析和可靠性評估將是工業(yè)應用的關鍵。在此之后，持續(xù)不斷的工程優(yōu)化將使類似于我們在硅技術中看到的改進成為可能。

文章的作者并不認為微電子學中會突然出現(xiàn)二維晶體管。相反，一種特殊的互補利基應用可能首先出現(xiàn)，如單片三維集成芯片或柔性射頻晶體管。鑒于二維晶體管的歷史很短，文章作者相信二維材料從實驗室到芯片的產(chǎn)業(yè)化轉變才剛剛開始，并將繼續(xù)在技術的廣度和深度上不斷擴展，從而最終為整個人類社會帶來巨大的利益。
作者：Blair(西湖大學，博士生)